3 nanòmetres
| Tecnologia | Any |
|---|---|
| 10 um | 1971 |
| 6 um | 1974 |
| 3 um | 1977 |
| 1,5 um | 1982 |
| 1 um | 1985 |
| 800 nm | 1989 |
| 600 nm | 1994 |
| 350 nm | 1995 |
| 250 nm | 1997 |
| 180 nm | 1999 |
| 130 nm | 2001 |
| 90 nm | 2004 |
| 65 nm | 2006 |
| 45 nm | 2008 |
| 32 nm | 2010 |
| 22 nm | 2012 |
| 14 nm | 2014 |
| 10 nm | 2017 |
| 7 nm | 2018 |
| 5 nm | 2019 |
| 3 nm | ~2021 |
| 2 nm | ~2023 |
| 1 nm | ~2027 |
3 nanòmetres (3 nm) és una tecnologia de fabricació de semiconductors en què els components tenen una grandària de 3 nm. És una millora de la tecnologia de 5 nm. La llei de Moore diu que la superfície és redueix a la meitat cada 2 anys, per tant el costat del quadrat de la nova tecnologia serà de . Sabent que els àtoms de silici tenen una distància entre ells de 0,543 nm, llavors el transistor té de l'ordre de 5 àtoms de llargada.[1]
El 2006, un equip del Korea Advanced Institute of Science and Technology (KAIST) va desenvolupar un transistor de 3 nm basat en tecnologia FinFET.[2]
El 2016, l'empresa TSMC va anunciar la construcció d'una fàbrica de semiconductors de 3-5 nm.[3]
El 2018, l'institut IMEC i l'empresa Cadence van anunciar la fabricació de semiconductors de 3 nm emprant tecnologia de Fotolitografia ultraviolada extrema i litografia d'immersió.
Samsung 3 El procés nm es basa en la tecnologia GAAFET (transistor d'efecte de camp de porta all-around), un tipus de tecnologia MOSFET de porta múltiple, mentre que el 3 de TSMC El procés nm encara utilitza la tecnologia FinFET (transistor d'efecte de camp d'aleta),[4] tot i que TSMC desenvolupa transistors GAAFET.[5] Concretament, Samsung té previst utilitzar la seva pròpia variant de GAAFET anomenada MBCFET (transistor d'efecte de camp de canal multipont).[6] El procés d'Intel (anomenat "Intel 3", sense el sufix "nm") utilitzarà una versió refinada, millorada i optimitzada de la tecnologia FinFET en comparació amb els seus nodes de procés anteriors en termes de rendiment guanyat per watt, ús de litografia EUV i millora de potència i àrea.[7]
Propietats del node projectades segons el full de ruta internacional per a dispositius i sistemes (2021).
| Node
nom |
Pas de
Porta |
Psd de
Metall |
Any |
|---|---|---|---|
| 5 nm | 51 nm | 30 nm | 2020 |
| 3 nm | 48 nm | 24 nm | 2022 |
| 2 nm | 45 nm | 20 nm | 2025 |
| 1 nm | 40 nm | 16 nm | 2027 |
El terme "3 nanòmetre" no té cap relació directa amb cap característica física real (com ara la longitud de la porta, el pas metàl·lic o el pas de la porta) dels transistors. D'acord amb les projeccions contingudes en l'actualització de 2021 del full de ruta internacional per a dispositius i sistemes publicat per IEEE Standards Association Industry Connection, un 3 S'espera que el node nm tingui un pas de la porta de contacte de 48 nanòmetres i un pas de metall més ajustat de 24 nanòmetres.
Tanmateix, en la pràctica comercial del món real, 3 nm s'utilitza principalment com a terme de màrqueting pels fabricants de microxips individuals (foneries) per referir-se a una nova generació millorada de xips semiconductors de silici en termes d'augment de la densitat de transistors (és a dir, un major grau de miniaturització), augment de la velocitat i reducció del consum d'energia.[8][9] No hi ha un acord a tota la indústria entre els diferents fabricants sobre quins números definirien un node de 3 nm. Normalment, el fabricant del xip fa referència al seu propi node de procés anterior (en aquest cas el node de 5 nm) per a la comparació. Per exemple, TSMC ha afirmat que el seu 3 Els xips FinFET nm reduiran el consum d'energia entre un 25 i un 30% a la mateixa velocitat, augmentaran la velocitat entre un 10 i un 15% amb la mateixa quantitat de potència i augmentaran la densitat del transistor en un 33% en comparació amb els 5 anteriors. xips FinFET nm.[10][11] D'altra banda, Samsung ha afirmat que el seu 3 El procés nm reduirà el consum d'energia en un 45%, millorarà el rendiment en un 23% i reduirà la superfície en un 16% en comparació amb els anteriors procesos de 5 nm.[12] La litografia EUV de 3 nm s'enfronta a nous reptes que condueixen a l'ús necessari del multipatterning.[13]